

Отчет о работе команда СІС

08.07.2026

Зиновьева Мария

Golden model

Назначение модели

- генерация входного воздействия для тестирования RTL-реализации (input.txt)
- сравнение выхода схемы с эталонным выходом рассчитанным в MATLAB (expected_output.txt, rtl_output.txt)


Что учитывается в модели

- signed integer в дополнительном коде
- wrap-around при переполнении;
- параметры IN_WIDTH, OUT_WIDTH, R, M, N
- режимы выходной разрядности: full / custom
- режимы округления: trunc, ceil, fix



На данный момент отсутствует

Hogenauer pruning, FIR-компенсация и расширения stopband будут добавлены на следующих этапах.



Нормированная АЧХ ЦЧ: R=4, M=1, N=2




Постоянный вход | $R=4$, $M=1$, $N=2$, gain=16, full width=20




Одиночный импульс | $R=4$, $M=1$, $N=2$, gain=16, full width=20





Ступенька | $R=4$, $M=1$, $N=2$, gain=16, full width=20




Синус в полосе пропускания | $R=4$, $M=1$, $N=2$, gain=16, full width=20





Синус около первой зоны подавления | R=4, M=1, N=2, gain=16, full width=20



Псевдослучайный signed-сигнал | R=4, M=1, N=2, gain=16, full width=20



Максимальные положительные и отрицательные значения | R=4, M=1, N=2, gain=16, full width=20



Пренас Георгий

Файл package с параметрами и расчетными функциями.

Что добавлено в package:

ПАРАМЕТРЫ:

Ширина входных данных, ширина выходных данных [20:10], количество стадий CIC фильтра, коэффициент децимации, задержка comb-секции,

РЕЖИМЫ:

Выходной разрядности, округления, нормировки, Hogenauer pruning, компенсации АЧХ, расширения полосы задерживания

ФУНКЦИИ:

Коэффициент усиления CIC, прирост разрядности, полная внутренняя/выходная разрядность, количество бит, отбрасываемых при неполной выходной разрядности

Создание таблиц для хранения ширин стадий в MATLAB

На данный момент готовы таблицы входных параметров, а также вычисленные - коэффициент усиления, прирост разрядности, полная входная/выходная разрядность.

Number	N	R	M	Bin	Bout	Gain	Bit_Growth	Full_Accum_Bits	Truncated_Bits
							6	16	0
1	2	8	1	10	16	64	9	19	3
2	3	8	1	10	16	512	12	22	6
3	4	8	1	10	16	4096	15	25	9
4	5	8	1	10	16	32768	18	28	12
5	6	8	1	10	16	2.6214e+05	8	18	2
6	2	16	1	10	16	256	12	22	6
7	3	16	1	10	16	4096	16	26	10
8	4	16	1	10	16	65536	20	30	14
9	5	16	1	10	16	1.0486e+06	24	34	18
10	6	16	1	10	16	1.6777e+07			
11	2	32	1	10	16	1024	10	20	4

Грошев Владимир

```
module cic_int #(
    parameter int IN_WIDTH = 24,
    parameter int ACC_WIDTH = 24
) (
    input logic clk,
    input logic rst,

    input logic signed [IN_WIDTH-1:0] din,
    input logic din_valid,

    output logic signed [ACC_WIDTH-1:0] dout,
    output logic dout_valid
);

initial begin
    if (ACC_WIDTH < IN_WIDTH) begin
        $error("ACC_WIDTH must be >= IN_WIDTH");
    end
end

logic signed [ACC_WIDTH-1:0] din_ext;
logic signed [ACC_WIDTH-1:0] sum_w;

generate
    if (ACC_WIDTH > IN_WIDTH) begin : gen_sign_extend
        assign din_ext = {{(ACC_WIDTH - IN_WIDTH){din[IN_WIDTH-1]}}, din};
    end else begin : gen_no_extend
        assign din_ext = din;
    end
endgenerate


assign sum_w = dout + din_ext;

always_ff @(posedge clk) begin
    if (rst) begin
        dout <= '0;
        dout_valid <= 1'b0;
    end else begin
        dout_valid <= din_valid;
        if (din_valid) begin
            dout <= sum_w;
        end
    end
end
endmodule
```

Интегратор

- 1) `din_ext` выполняет знаковое расширение входа `din` до разрядности аккумулятора `ACC_WIDTH`.
- 2) `sum_w` вычисляет новую накопленную сумму:
 $sum_w = dout + din_ext$.
- 3) При `din_valid = 1` результат `sum_w` записывается в `dout` на фронте `clk`.
- 4) `dout` одновременно хранит текущее состояние интегратора и передаёт его следующему блоку.
- 5) При `din_valid = 0` накопленная сумма сохраняется без изменений.

Интегратор



Дециматор

```
module cic_dec #(
    parameter int DATA_WIDTH = 24,
    parameter int R = 4
) (
    input logic clk,
    input logic rst,

    input logic signed [DATA_WIDTH-1:0] din,
    input logic din_valid,

    output logic signed [DATA_WIDTH-1:0] dout,
    output logic dout_valid
);

initial begin
    if (R < 1) begin
        $error("R must be >= 1");
    end
end

localparam int CNT_WIDTH = (R <= 1) ? 1 : $clog2(R);

logic [CNT_WIDTH-1:0] cnt_q;


always_ff @(posedge clk) begin
    if (rst) begin
        cnt_q <= '0;
        dout <= '0;
        dout_valid <= 1'b0;
    end else begin
        dout_valid <= 1'b0;

        if (din_valid) begin
            if (cnt_q == R - 1) begin
                dout <= din;
                dout_valid <= 1'b1;
                cnt_q <= '0;
            end else begin
                cnt_q <= cnt_q + 1'b1;
            end
        end
    end
end

endmodule
```

- 1) cnt_q считает только валидные входные отсчёты, для которых din_valid = 1.
- 2) CNT_WIDTH автоматически задаёт минимальную разрядность счётчика для коэффициента децимации R.
- 3) Пока cnt_q < R - 1, входной отсчёт не передаётся на выход, а счётчик увеличивается.
- 4) При cnt_q = R - 1 текущий din записывается в dout, а dout_valid устанавливается в 1.
- 5) После выдачи результата счётчик сбрасывается, поэтому проходят отсчёты R, 2R, 3R, ...

Дециматор



Comb - секция

```
module ctc_comb #(
    parameter int IN_WIDTH = 24,
    parameter int OUT_WIDTH = 24,
    parameter int M = 1
) (
    input logic clk,
    input logic rst,

    input logic signed [IN_WIDTH-1:0] din,
    input logic din_valid,

    output logic signed [OUT_WIDTH-1:0] dout,
    output logic dout_valid
);

    initial begin
        if (OUT_WIDTH < IN_WIDTH) begin
            $error("OUT_WIDTH must be >= IN_WIDTH");
        end

        if (M < 1) begin
            $error("M must be >= 1");
        end
    end

    logic signed [OUT_WIDTH-1:0] din_ext;
    logic signed [OUT_WIDTH-1:0] delay_q [0:M-1];
    logic signed [OUT_WIDTH-1:0] diff_w;

    generate
        if (OUT_WIDTH > IN_WIDTH) begin : gen_sign_extend
            assign din_ext = {[{OUT_WIDTH - IN_WIDTH}{din[IN_WIDTH-1]}], din};
        end else begin : gen_no_extend
            assign din_ext = din;
        end
    endgenerate

    assign diff_w = din_ext - delay_q[M-1];

    always_ff @(posedge clk) begin
        if (rst) begin
            dout <= '0;
            dout_valid <= 1'b0;
        end

        for (int i = 0; i < M; i = i + 1) begin
            delay_q[i] <= '0;
        end

        end else begin
            dout_valid <= din_valid;

            if (din_valid) begin
                dout <= diff_w;


                delay_q[0] <= din_ext;

                for (int i = 1; i < M; i = i + 1) begin
                    delay_q[i] <= delay_q[i-1];
                end
            end
        end
    end

endmodule
```

- 1) `din_ext` выполняет знаковое расширение входа до разрядности `OUT_WIDTH`.
- 2) `delay_q` хранит историю из `M` последних валидных входных отсчётов.
- 3) `diff_w` вычисляет разность: $\text{diff_w} = \text{din_ext} - \text{delay_q}[M-1]$.
- 4) При `din_valid = 1` вычисленная разность записывается в `dout`.
- 5) Текущий вход записывается в `delay_q[0]`, а остальные элементы линии задержки сдвигаются на одну позицию.

Comb - секция



Тест каскада

